1. 引言
CSP作為一款簡(jiǎn)約型LED封裝產(chǎn)品在近幾年一直炒得如火如荼。關(guān)注點(diǎn)一開始是落在其免基板、無鍵合線的特點(diǎn)上。這種封裝結(jié)構(gòu)可以大大縮減封裝工藝流程和材料成本。四四方方的外形和厚度一致的熒光膠層決定了CSP產(chǎn)品優(yōu)良的出光一致性。小巧的體積使CSP在應(yīng)用端能夠擁有靈活多變的設(shè)計(jì)特點(diǎn),并且可以滿足高集成度的設(shè)計(jì)要求。因此,CSP吸引了眾多投資者、研究機(jī)構(gòu)和公司的關(guān)注[1,2]。
而其外形也隨著應(yīng)用端需求開發(fā)出了不同的結(jié)構(gòu)和形態(tài)特點(diǎn)。最起初的CSP是從傳統(tǒng)單面發(fā)光的PLCC和QFN封裝形態(tài)向五面發(fā)光CSP發(fā)展而來。五面發(fā)光CSP產(chǎn)品光效高、光損少,近場(chǎng)發(fā)光角接近180°,適用于照明領(lǐng)域。但在背光領(lǐng)域,針對(duì)五面發(fā)光CSP的透鏡設(shè)計(jì)困難,且五面CSP底部漏藍(lán)影響背光效果。為適應(yīng)應(yīng)用需求,擴(kuò)展功能結(jié)構(gòu),CSP的發(fā)展又轉(zhuǎn)向了減少發(fā)光面的趨勢(shì),從而出現(xiàn)了單面發(fā)光CSP形態(tài)。但是隨著白墻膠對(duì)CSP四周出光的遮擋,CSP正面出光效率會(huì)下降10-15%。本文旨在提出一種Top-view CSP的結(jié)構(gòu)形態(tài)和制作方法,使單面發(fā)光CSP光萃取效率獲得提升。
圖1 五面發(fā)光CSP及配光曲線模擬圖
2. Top-view CSP的結(jié)構(gòu)發(fā)展
最早的一類單面發(fā)光CSP來源于芯片端,是在倒裝芯片晶圓上完成熒光膠涂覆處理后切割完成的。由于芯片側(cè)面完全沒有處理,側(cè)面漏藍(lán)十分嚴(yán)重。鑒于此問題,市面上這類產(chǎn)品的應(yīng)用也是寥寥無幾。
圖2 第一階段Top-view CSP
第二階段的Top-view CSP,直接采用白墻膠對(duì)倒裝LED芯片側(cè)面進(jìn)行遮擋,造成了出光效率偏低的問題。尤其是a類結(jié)構(gòu),是基于第一階段單面發(fā)光CSP發(fā)展而來,由于熒光膠的側(cè)面也存在遮擋,因此光萃取效率大打折扣;而b、c類產(chǎn)品熒光膠完全壓在芯片和白墻膠上方,其實(shí)是一種不完全的單面發(fā)光CSP結(jié)構(gòu),雖然熒光膠層僅0.1-0.17mm,但在水平角方向仍然會(huì)有漏光現(xiàn)象。
圖3 第二階段Top-view CSP
第三階段的Top-view CSP是目前市面上最為常見的一類,韓國(guó)、臺(tái)灣、大陸均有這種形態(tài)的產(chǎn)品。此類產(chǎn)品是從五面發(fā)光CSP基礎(chǔ)上衍生而來。由于從芯片正面和側(cè)面發(fā)出的光均可直接進(jìn)入熒光膠進(jìn)行激發(fā),從而提高了一定的白光轉(zhuǎn)換效率,使光效提升。但此產(chǎn)品被豎直的白墻膠側(cè)壁四面包圍,在光萃取上仍然存在很大的提升空間。
圖4 第三階段Top-view CSP
[NT:PAGE]3. 一種增光型Top-view CSP
以往的Top-view CSP僅僅考慮將側(cè)光圍擋,并未從結(jié)構(gòu)設(shè)計(jì)上將這類光進(jìn)行方向引導(dǎo)并提取出來。此增光型Top-view CSP產(chǎn)品做了白墻內(nèi)壁處理,形態(tài)上是CSP向QFN封裝的一種結(jié)構(gòu)回歸[3]。如下圖所示:
圖5 增光型Top view CSP
基于第三類Top-view CSP,我們將白墻膠處理成有開口傾斜角度之后的結(jié)構(gòu),加上出光表面圖形化處理,出光效率即可獲得明顯的提升。原本熒光膠激發(fā)的水平方向部分光子會(huì)在白墻、熒光粉顆粒、芯片和膠體內(nèi)反復(fù)反射、折射,最終被吸收轉(zhuǎn)換成熱量,而在這類結(jié)構(gòu)下則可以通過傾斜的白墻側(cè)壁導(dǎo)向出光面。
將增光型Top-view CSP分別與三種不同結(jié)構(gòu)類型的CSP進(jìn)行光學(xué)模擬對(duì)比。采用相同的封裝材料(包括芯片、白墻膠、熒光膠),搭配相同的材料特性參數(shù)(CSP白墻設(shè)置為散射處理,白墻反射率:97%),模擬一般情況下的出光角度和相對(duì)光功率。
表1 光學(xué)模擬結(jié)果
由上表可知,傳統(tǒng)的Top-view CSP比五面發(fā)光CSP在正面出光上減少了16.23%,整體光萃取效率降低了39.38%。白墻膠內(nèi)壁傾斜處理后的Top-view CSP在正面出光上比五面發(fā)光CSP提高了42.61%,但整體的光萃取效率仍低于五面發(fā)光CSP。再增加出光面圖形化處理后,Top-view CSP整體光萃取效率相比五面發(fā)光CSP提升了8.4%,正面出光效率比五面發(fā)光CSP提高了44.58%。
圖a 仿真NO.2樣品、近場(chǎng)光分布效果與配光曲線模擬圖
圖b 仿真NO.3樣品與近場(chǎng)光分布效果與配光曲線模擬圖
圖c 仿真NO.4樣品與近場(chǎng)光分布效果與配光曲線模擬圖
圖6 仿真樣品示意圖與近場(chǎng)光分布效果
由光學(xué)模擬的近場(chǎng)光分布和配光曲線可知,五面發(fā)光CSP結(jié)構(gòu)發(fā)展至常規(guī)Top-view CSP,發(fā)光角度出現(xiàn)明顯下降,而傾斜杯壁的Top-view CSP結(jié)構(gòu)使發(fā)光角度更加集中,從NO.3的配光曲線上看光分布最為尖銳。通過表面圖形化處理后,近場(chǎng)光斑趨于均勻,配光曲線中心略微平緩,發(fā)光角度增至125°。
[NT:PAGE]4. 增光型Top-view CSP工藝制程與可行性
此類Top-view CSP的制作工藝復(fù)雜度仍然和第三類相差不大,僅僅增加了兩次翻膜的工序。工藝特點(diǎn)上,我們采用了一種特殊成型的切割刀片,作為碗杯成型的關(guān)鍵。如下圖:
圖5 增光型單面發(fā)光CSP工藝制程簡(jiǎn)介
總體工藝分為:①布晶、②熒光膠模壓、③翻膜、④杯型切割、⑤翻膜、⑥白墻膠模壓、⑦表面去皮與圖形化處理、⑧精細(xì)切割、⑨分選包裝。工藝難點(diǎn)在于高精度布晶、真空熱壓技術(shù)和高精度切割。而目前,固晶機(jī)精度可達(dá)到±30um,切割機(jī)精度高達(dá)±5um/150times,足以滿足以上工藝成型要求。
5. 總結(jié)
本文從結(jié)構(gòu)工藝上提出了Top-view CSP的增光方案。實(shí)際上,還能從制程工藝上提升CSP出光效率,包括熒光薄膜覆蓋、熒光薄膜印刷、熒光膠噴涂、熒光膠真空蒸鍍等技術(shù)[4,5]。然而制程工藝改變,對(duì)設(shè)備要求或材料要求都比較高。初始投入和成本要求也會(huì)相應(yīng)增加。而本文提出的增光型Top-view CSP相比第三階段Top-view CSP產(chǎn)品僅需更改一款切割成型刀片,初始投入較小。并能實(shí)現(xiàn)整體光萃取效率相比五面發(fā)光CSP提升8.4%,正面出光效率比常規(guī)Top-view CSP提升72.6%。以上研究成果均由深圳市瑞豐光電子公司提供。瑞豐光電自2013年開始在LED封裝應(yīng)用領(lǐng)域研發(fā)CSP產(chǎn)品,在2014年前后已對(duì)CSP產(chǎn)品做了全面專利布局。
另外,我們也注意到,此類結(jié)構(gòu)仍存在底部漏光問題。雖然通過提高設(shè)備和治具精度可進(jìn)一步縮小底部熒光膠圈的漏光面,但不能完全解決漏光問題。目前,市面上也有一類底部封白墻膠的CSP結(jié)構(gòu)設(shè)計(jì)可以解決底部漏光,但倒裝芯片發(fā)光層位于芯片底部靠近電極的位置,勢(shì)必會(huì)遮蓋發(fā)光層側(cè)面,影響一定的出光效率。由此可見,目前各類Top-view CSP的結(jié)構(gòu)都各具優(yōu)勢(shì),并且其發(fā)展仍然存在許多完善和提升的空間。
參考文獻(xiàn):
[1] 唐國(guó)慶,劉園園,CSP,開啟照明新時(shí)代 [C],海峽兩岸第二十二屆照明科技與營(yíng)銷研討會(huì)專題報(bào)告暨論文集 ,2015.11.19.
[2] 周學(xué)軍,CSP——因應(yīng)照明市場(chǎng)需求的LED封裝變革 [C],2014年中國(guó)照明論壇——LED照明產(chǎn)品設(shè)計(jì)、應(yīng)用與創(chuàng)新論壇論文集 ,2014.09.11.
[3] 曹宇星. 芯片級(jí)封裝LED的封裝結(jié)構(gòu) [P],CN201420401596.1,2014.07.18.
[4] 譚曉華,韓穎,馮亞凱. 芯片級(jí)封裝的倒裝LED白光芯片的制備方法 [P],CN201510245273.7,2015.05.14.
[5] Kazumasa Igarashi, Megumu Nagasawa, Satoshi Tanlgawa, et al. Chip scale package type of semiconductor device [P], US005990546A, Dec.29, 1995.